留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

基于宇航级FPGA的YOLOv5s网络模型硬件加速

蒋康宁 周海 卞春江 汪伶

蒋康宁, 周海, 卞春江, 汪伶. 基于宇航级FPGA的YOLOv5s网络模型硬件加速[J]. 空间科学学报. doi: 10.11728/cjss2022-0044
引用本文: 蒋康宁, 周海, 卞春江, 汪伶. 基于宇航级FPGA的YOLOv5s网络模型硬件加速[J]. 空间科学学报. doi: 10.11728/cjss2022-0044
Hardware Acceleration of YOLOv5s Network Model Based on Aerospace-Grade FPGA[J]. Journal of Space Science. doi: 10.11728/cjss2022-0044
Citation: Hardware Acceleration of YOLOv5s Network Model Based on Aerospace-Grade FPGA[J]. Journal of Space Science. doi: 10.11728/cjss2022-0044

基于宇航级FPGA的YOLOv5s网络模型硬件加速

doi: 10.11728/cjss2022-0044
基金项目: 中国科学院青年创新促进会资助项目

Hardware Acceleration of YOLOv5s Network Model Based on Aerospace-Grade FPGA

  • 摘要: 随着我国遥感工程技术的高速发展,遥感图像数据的获取量剧增,图像背景的复杂度也日益提高,然而传统的遥感图像目标检测算法精确度低下且泛化能力较弱,对遥感图像处理的精确性逐渐难以满足要求,针对这一难题提出了一种基于宇航级FPGA的用于卷积神经网络前向推断加速的处理架构,并选用YOLOv5s网络模型作为基准算法进行处理架构的设计。由于YOLOv5s主体上是由大量的卷积层构成,因此该加速器架构设计的重心位于卷积层,在架构的设计上采用了输入通道和输出通道并行展开以及数据流水线控制的优化策略,有效提高了推理阶段的实时处理性能。实验结果表明,在使用该处理架构加速YOLOv5s的推理阶段时,卷积模块的工作频率可以达到200MHz,其运算性能高达394.4GOP/s,FPGA的功耗为14.662W, DSP计算矩阵的平均计算效率高达96.29%,说明在资源和功耗受限的星上平台中使用FPGA对卷积神经网络进行硬件加速具有显著的优势。

     

  • 加载中
计量
  • 文章访问数:  27
  • HTML全文浏览量:  3
  • PDF下载量:  7
  • 被引次数: 0
出版历程
  • 收稿日期:  2022-08-19
  • 录用日期:  2022-11-15
  • 修回日期:  2022-11-05
  • 网络出版日期:  2022-11-29

目录

    /

    返回文章
    返回