留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

星载卷积神经网络FPGA加速器的软硬协同容错机制与优化

刘晖 周海 卞春江 成晓蕾 王鹏飞 刘一腾

刘晖, 周海, 卞春江, 成晓蕾, 王鹏飞, 刘一腾. 星载卷积神经网络FPGA加速器的软硬协同容错机制与优化[J]. 空间科学学报. doi: 10.11728/cjss2026-0052
引用本文: 刘晖, 周海, 卞春江, 成晓蕾, 王鹏飞, 刘一腾. 星载卷积神经网络FPGA加速器的软硬协同容错机制与优化[J]. 空间科学学报. doi: 10.11728/cjss2026-0052
Software–Hardware Co-Designed Fault-Tolerance and Optimization for a Spaceborne CNN FPGA Accelerator[J]. Chinese Journal of Space Science. doi: 10.11728/cjss2026-0052
Citation: Software–Hardware Co-Designed Fault-Tolerance and Optimization for a Spaceborne CNN FPGA Accelerator[J]. Chinese Journal of Space Science. doi: 10.11728/cjss2026-0052

星载卷积神经网络FPGA加速器的软硬协同容错机制与优化

doi: 10.11728/cjss2026-0052
基金项目: 民用航天技术预先研究项目(D030312)

Software–Hardware Co-Designed Fault-Tolerance and Optimization for a Spaceborne CNN FPGA Accelerator

  • 摘要: 针对星载计算平台在资源受限和抗辐射可靠性方面的双重需求,本文提出了一种面向卷积神经网络推理的 FPGA 软硬件协同容错加速器。该加速器采用 INT8/FP16 混合精度量化,以提升算力密度与计算效率;同时构建了软硬件分级容错机制以增强系统可靠性。其中,软件层通过异构双分支结构和置信度评估器抑制数据通路扰动,硬件层则对控制器、状态机等关键控制逻辑实施三模冗余(TMR)加固,以降低控制通路单点故障带来的影响。实验结果表明,在 XC7VX690T 平台部署 VGG-16 网络时,该加速器吞吐率达到 226.4 GOPS,推理时延为 136.52 ms,底层计算阵列平均有效执行效率达到 81.5%;并在故障注入条件下,系统仍能保持较高的分类准确率,表明所提方法能够满足星载边缘计算场景下对高效、可靠智能推理的应用需求。

     

  • 加载中
计量
  • 文章访问数:  16
  • HTML全文浏览量:  3
  • PDF下载量:  0
  • 被引次数: 

    0(来源:Crossref)

    0(来源:其他)

出版历程
  • 收稿日期:  2026-03-10
  • 录用日期:  2026-05-06
  • 修回日期:  2026-04-27
  • 网络出版日期:  2026-06-16

目录

    /

    返回文章
    返回